******学院（部）：

　　为深入实施创新驱动发展战略，加快建设具有全球影******委员会特发布2024年度“科技创新行动计划”集成电路领域基础研究项目申报指南。

一、征集范围

专题一、先进光刻

方向1：面向稳定高功率极紫外光源生成的加速器参数自优化研究

研究目标：针对自由电子激光技术生成极紫外高功率光源中由加速器参数非线性诱发的光源不稳定问题，探索新型加速器参数优化机制，实现光源功率稳定性优于5%。

研究内容：研究大规模复杂通信网络决策优化等理论，发展加速器全局异构参数网络自调节自优化方法，开发加速器多参数协同优化策略，设计可有效提升高功率极紫外光源生成稳定性的加速器参数自优化方案。

执行期限：2025年1月1日至2026年12月31日。

经费额度：定额资助，拟支持不超过1个项目，每项资助额度300万元。

方向2：极紫外光源光束稳定性监测与调节研究

研究目标：发展自由电子激光光束稳定性在线监测手段，形成系统性光束诊断和调节方案，实现空间检测稳定性优于5μm、光强检测精度优于0.5%。

研究内容：针对电子枪抖动和波荡器失配等带来的光源输出不稳定性，研究自由电子激光光束稳定性在线监测方法，开发光束位置、强度、光斑分布和相位稳定性的同步综合诊断方法，探索相应的补偿和调节机制。

执行期限：2025年1月1日至2026年12月31日。

经费额度：定额资助，拟支持不超过1个项目，每项资助额度300万元。

方向3：极紫外光刻胶二次电子反应动力学研究

研究目标：阐明化学放大型极紫外光刻胶二次电子诱导光酸产生过程的关键影响因素和机制，设计在分辨率20nm、线宽粗糙度2nm条件下灵敏度优于20mJ/cm²的光刻胶配方。

研究内容：研究高能光子激发二次电子诱导光产酸基团（PAG）反应出酸过程中的气体副产物，测量不同PAG种类产酸反应所需的二次电子能量阈值。研究保护基团与二次电子相互作用对产酸过程的干扰，测量保护基团与二次电子直接反应所需的电子能量阈值和二次电子吸收率。设计相应的高灵敏度配方。

执行期限：2025年1月1日至2026年12月31日。

经费额度：定额资助，拟支持不超过1个项目，每项资助额度100万元。

方向4：BEUV光源研究

研究目标：研究目标：开展下一代等离子体发光液体靶材筛选，完成基于高功率激光器的光源方案原理性验证，实现带内辐射CE>1%、带内单脉冲功率输出>20mJ。

研究内容：基于等离子体仿真等搜寻新靶材体系，开展高Z新材料不透明度、状态方程、激光逆韧致辐射吸收探索和能级轨道辐射谱计算，分析评估最优辐射等离子体温度、密度。量化分析功率、脉宽、焦斑大小等超强超短激光参数对等离子体辐射谱的影响，设计新靶材液滴发生器系统方案。

执行期限：2025年1月1日至2026年12月31日。

经费额度：定额资助，拟支持不超过1个项目，每项资助额度100万元。

方向5：基于多场调控的深紫外超分辨光刻研究

研究目标：针对深紫外光刻在先进技术节点的衍射效应限制，开发基于多场调控的深紫外波段（193nm）超分辨光刻方法，实现在单次曝光条件下15nm以下的曝光图形验证。

研究内容：研究193nm波段材料光学特性，阐明量子效应对其材料介电特性的理论修正。设计并搭建多场调控曝光系统，分析静电等外场对纳米结构的光局域性能和光化学反应的影响，完成曝光、显影和图案转移。

执行期限：2025年1月1日至2026年12月31日。

经费额度：定额资助，拟支持不超过1个项目，每项资助额度100万元。

方向6：高分辨共聚物的精准合成与自组装研究

研究目标：发展微相分离周期小于23nm新型共聚物的合成方法，实现薄膜自组装的垂直相结构，自组装图形关键尺寸小于10nm，单批次合成量不少于5g。

研究内容：探索新型共聚物的合成路径和工艺方案。阐明周期性共聚物形成特征尺寸为亚10nm特定相结构的微相分离规律，实现自组装结构和微相分离行为的精确调控。

执行期限：2025年1月1日至2026年12月31日。

经费额度：定额资助，拟支持不超过1个项目，每项资助额度100万元。

方向7：高分辨周期性共聚物微相分离退火研究

研究目标：开发高分辨周期性共聚物的新型退火方法，实现无错位和图形倒塌缺陷的导向自组装线条和六方密排孔图形，面积≥10μm×10μm、周期≤23nm。

研究内容：针对高χ值共聚物玻璃态转化温度高于分子结构分解温度的问题，研究微相分离和导向自组装机理，开发高通量、大面积的新型退火方案，形成垂直于衬底的层状相和柱状相的低缺陷周期性图形。

执行期限：2025年1月1日至2026年12月31日。

经费额度：定额资助，拟支持不超过1个项目，每项资助额度300万元。

方向8：柱状相共聚物分离膜的分离机制研究

研究目标：开发柱状相嵌段聚合物离子分离膜的制备方法，制备对包括Cu2+、Fe3+、Na+、K+、Li+等金杂高效截留的嵌段共聚物分离膜，实现单次光刻胶纯化后的金杂残留达到ppb级，分离膜溶液渗透性≥10LMH/bar。

研究内容：研究柱状相共聚物的微相分离与成孔规律，发展膜孔表面功能化方法。通过对分离膜的精密构筑，实现对溶液中单一/多种离子的快速筛分，建立金杂高效分离的膜通道构筑策略，揭示不同浓度单一/多组分金杂在膜孔内部的差异化传递机制，进行光刻胶纯化验证。

执行期限：2025年1月1日至2026年12月31日。

经费额度：定额资助，拟支持不超过1个项目，每项资助额度100万元。

专题二、未来芯片

方向1：基于低维材料的存算一体电路和芯片设计方法研究

研究目标：构建支持大规模低维材料器件电路仿真的紧凑模型，确立基本数字、模拟电路模块的设计方法，探索大规模存算一体系统芯片的设计和验证方法。要求支持基本的参考电流和电压源、放大器、LDO和8种以上基本门电路，在28nm工艺条件下实现模型漏电流和饱和电流仿真平均误差≤3%，器件仿真规模≥10K，存算一体系统芯片能效≥500TOPS/W，面积效率≥50TOPS/平方毫米。

研究内容：研究支持低维材料器件大规模电路高精度高速仿真的紧凑级模型选择、参数提取和模型优化方法。根据低维材料器件的结构和特性，研究各类基本的数字标准单元、模拟电路模块和存算一体宏单元的设计方法，支持芯片的半定制设计和模块扩展。针对AI等典型应用，研究集成存算一体模块阵列的大规模系统级芯片设计方法，演示验证设计方法的有效性和低维材料器件的优势。

执行期限：2025年1月1日至2026年12月31日。

经费额度：定额资助，拟支持不超过1个项目，每项资助额度100万元。

方向2：存算融合的大模型训推一体架构与芯片研究

研究目标：面向Transformer大模型端侧的高效训练与推理需求，开发基于垂直领域数据集的高效率训练与推理原型芯片，实现计算精度覆盖INT4至BF16等，在28/22nm工艺下实现存内计算峰值能效≥50TFLOPS/W（BF16），训练准确率与GPU训练偏差小于1%。

研究内容：研究基于存算融合的训推一体架构和芯片设计，探索低秩稀疏的轻量化片上训练算法架构协同设计，研制支持混合精度的存内计算核心。

执行期限：2025年1月1日至2026年12月31日。

经费额度：定额资助，拟支持不超过1个项目，每项资助额度100万元。

方向3：基于AI的三维空间计算处理器系统研究

研究目标：基于神经渲染智能三维空间计算新范式，研发高性能、高能效处理器芯片架构并开发原型芯片，实现1920×1080分辨率下30帧/秒的空间计算速度，功耗低于500毫瓦。在此基础上研发相应的高效异构智能三维空间计算系统，完成示范性应用演示。

研究内容：探索基于神经渲染智能三维空间计算管线，分析其计算、访存等方面的特点，研究并行且高效的海量光线（像素）调度和处理方法，研究基于空间局部性和时间冗余性的高效片上存储系统、高效率神经渲染网络计算系统，研发智能三维空间计算处理器芯片架构，搭建可用于示范性应用演示的异构计算系统。

执行期限：2025年1月1日至2026年12月31日。

经费额度：定额资助，拟支持不超过1个项目，每项资助额度100万元。

方向4：三维铁电畴壁存储器研究

研究目标：开发兼容CMOS工艺的铁电畴壁集成技术，制备阵列规模大于128×128、器件良率大于90%的交叉棒存储阵列，实现64Kb高性能铁电畴壁存储原型芯片，为三维铁电畴壁存储提供理论和技术支撑。

研究内容：研究铁电畴壁的导电机理和电畴调控机制，实现逻辑信息的快速写入和读出。探明铁电界面层效应形成机理，提出调节选通管电学特性的理论模型和实验方法。研究基于自对准工艺的小尺寸器件制备方法，提升存储单元的一致性和工艺的稳定性，获得大规模且高良率的交叉棒存储阵列，并进行可靠性测试研究。根据器件电学特性设计相应的操作电路，开发具备完整存储/读取功能的铁电畴壁存储芯片。

执行期限：2025年1月1日至2026年12月31日。

经费额度：定额资助，拟支持不超过1个项目，每项资助额度300万元。

方向5：边缘光计算研究

研究目标：针对边缘应用场景对芯片低延时的需求，建立储备池计算芯片的全光深度架构及集成设计方法，试制边缘储备池光计算样片，实现芯片深度≥3层，算力≥3TOPS，时延≤50ns，实现200Gbps光通信信号非线性补偿的能力，误码率降低50%。

研究内容：研究边缘储备池计算的全光深度架构及集成设计方法，开发深度储备池边缘光计算的物理模型并揭示影响其性能的关键物理机制。基于集成光子学平台试制深度储备池光计算芯片，探索其在光通信信号处理领域的应用。

执行期限：2025年1月1日至2026年12月31日。

经费额度：定额资助，拟支持不超过1个项目，每项资助额度100万元。

方向6：高精度光子高速张量卷积计算研究

研究目标：发展高精度光子高速张量卷积计算理论方法，完成张量卷积芯片架构设计，突破片上高精度调制、高线性光放大、光子张量卷积计算芯片集成等关键技术，试制高精度光子高速张量卷积计算芯片样片，实现片上信号光放大不低于3dB，光学链路插入损耗≤0dB或正增益，张量卷积计算有效精度≥8bit，时钟频率≥20GHz，完成典型场景应用验证。

研究内容：面向智能训练、自动驾驶、智慧医疗等智能计算领域对于高精度高速率计算的迫切需求，针对光计算芯片片上损耗导致计算精度受限的共性问题，研究高精度光子高速张量卷积计算理论方法与架构设计，实现片上高精度调制与高线性光放大功能。发展光子张量卷积计算芯片集成工艺，完成高精度光子高速张量卷积计算芯片样片研制。开展芯片性能测试分析以及典型应用场景演示验证。

执行期限：2025年1月1日至2026年12月31日。

经费额度：定额资助，拟支持不超过1个项目，每项资助额度300万元。

方向7：神经形态学光信息存储和处理研究

研究目标：开发适合神经形态学光信息存储和处理的新型纳米复合材料，结合人工智能技术，研究、研发新型神经形态学光信息存储和处理的理论，发展基于人工神经网络和人工智能技术的光信息编码解码技术，实现超高的信息存储容量，神经形态学存储介质的存储等效容量达到1Pb。

研究内容：开发基于神经网络与纳米光子学的神经形态学光信息存储和处理技术，实现利用纳米光子学材料和技术的低能耗、高通量、高速度的光信息存储和处理。研发神经形态学光存储技术的纳米光子材料（包括掺杂稀土元素的荧光纳米颗粒、纳米光子学忆阻材料、拓扑纳米光子学材料等），实现基于纳米光子学材料的神经形态学的光信息在三维光存储介质中的编码和解码。开发神经形态光存储的多维光信息编码算法，结合神经形态学光存储纳米光子材料，构建基于神经形态光存储技术的信息存储与处理技术。

执行期限：2025年1月1日至2026年12月31日。

经费额度：定额资助，拟支持不超过1个项目，每项资助额度100万元。

方向8：超宽带光电子调制与接收机理研究

研究目标：面向AI算力中心中快速增长的光互连带宽需求，超前部署研究3.2Tb/s高速超宽带光互连中的关键技术。探索和解决高速电光调制机理、高电谱效率接收原理、高带宽密度光场耦合、光电融合设计方法等关键科学问题。实现硅光器件3dB电光调制带宽≥50GHz，调制电压Vpi<5V，3dB光电探测带宽≥50GHz。开展片上高阶调制技术研究，试制硅光发射机样片，发射样片单波长数据率≥400Gb/s，直接检测接收机的单波长数据率≥400Gb/s。探索高密度多通道集成和超高速率传输过程中的片上串扰问题，为3.2Tb/s光互连系统的实现提供支撑。

研究内容：基于硅光平台设计和研制高速超宽带光发射与接收关键器件，突破电光调制效率与传输损耗、光电响应度与探测带宽等内秉矛盾，试制高速光发射和高电谱效率接收机样片、高带宽密度光接口器件，实验验证光收发芯片互连性能并进行误码率测试。

执行期限：2025年1月1日至2026年12月31日。

经费额度：定额资助，拟支持不超过1个项目，每项资助额度300万元。

方向9：高速无损光交换架构与动态重构机制研究

研究目标：发展大容差异质集成器件设计技术、高性能异质集成工艺、大规模光交换架构设计方法，验证具备一定规模的无损光交换架构，光交换架构中光开关阵列规模≥8×8，开关插损≤0dB，开关串扰≤-25dB，开关响应时间≤10ns，交换功耗≤5W。

研究内容：面向人工智能对于高速低功耗光交换的需求，针对硅基高速光交换阵列损耗大、规模小的问题，开展异质集成无损耗高速光交换关键技术研究。研究大容差异质集成光开关器件设计原理、多材料界面间黏结力高效大范围调控机理、大规模光交换架构设计、光电融合低功耗光交换方法等关键科学问题，发展硅与III/V异质集成大容差设计方法、阵列片上光放大器异质集成工艺和高密度光电共封装工艺，开展具有一定规模的无损光交换技术探索和架构实现研究，为数据中心和高性能计算提供新的解决方案。

执行期限：2025年1月1日至2026年12月31日。

经费额度：定额资助，拟支持不超过1个项目，每项资助额度300万元。

方向10：薄膜铌酸锂非线性光子学研究

研究目标：探索薄膜铌酸锂片上重要微纳结构及器件制备技术路线及工艺方案，研制高效率片上非线性器件，薄膜铌酸锂波导通信波段处传输损耗≤0.3dB/cm，微腔品质因子≥10⁶，刻蚀深度≥1μm，马赫曾德调制器调制效率≤2V·cm，周期极化波导倍频效率≥400%/W·cm，绝对转化效率≥50%@1W，进行非线性频率转换等应用验证。

研究内容：针对干法刻蚀薄膜铌酸锂微观机理和铁电薄膜畴工程动力学过程中的难题，开展铌酸锂刻蚀微观损伤机理及晶格恢复机制、微纳尺度下光与物质相互作用原理、弱光高效非线性增强方法等研究，研究铌酸锂光折变效应及直流漂移问题抑制方法、薄膜铌酸锂畴工程动力学过程以及微纳畴结构制备技术等，开展微纳尺度下光与物质相互作用研究，研制低传输损耗光波导、高品质微腔、低插损低驱压电光调制器和高效率片上非线性频率变换器件，进行非线性光学应用验证。

执行期限：2025年1月1日至2026年12月31日。

经费额度：定额资助，拟支持不超过1个项目，每项资助额度100万元。

方向11：硅基二维材料异质集成研究

研究目标：发展硅基二维材料异质集成工艺，开展硅基二维材料异质集成光电子器件制备，单元器件性能指标偏差≤15%。开展异质集成光计算单元和光探测单元的研制，光计算单元损耗≤0.1dB，权重记忆具有非挥发性，位数≥4bits，擦写速度≤50ns，权重更新功耗达到pJ量级，关键问题计算准确度≥95%。光探测单元接收器件响应度≥0.5A/W，可见光波段工作带宽≥1GHz，通讯波段工作带宽≥30GHz。

研究内容：针对光计算、光互连等领域对光子集成芯片新的应用需求，研究二维材料与硅基衬底之间的界面工程、异质结构电学和光学性能、异质集成微纳器件中二维材料与硅基微结构相互作用机制等，发展高性能二维材料与硅基异质集成工艺，制备具有优异性能和新颖功能的硅基二维材料异质集成光电子器件单元，开展典型应用示范。

执行期限：2025年1月1日至2026年12月31日。

经费额度：定额资助，拟支持不超过1个项目，每项资助额度100万元。

专题三、先进器件与材料

方向1：二维材料低缺陷大面积生长研究

研究目标：针对二维材料在集成电路先进技术节点中的产业化应用前景，揭示MoS2、WSe2等4英寸单晶和12英寸二维材料薄膜生长机理和最佳工艺实现方法。制备12英寸二维材料薄膜，要求随机49个区域单元拉曼光谱峰差标准偏差小于0.8cm^-1，顶栅晶体管场效应迁移率≥50cm²/V·s，电流开关比≥10⁸，300K温度下的亚阈值摆幅≤70mV/dec。

研究内容：研究4英寸单晶和12英寸单层二维材料薄膜CVD合成中的低缺陷大面积生长机理，探究前驱体分子对二维材料薄膜生长工艺窗口、生长速率、生长面积、缺陷率的影响机制，探索界面工程、退火工艺等对二维材料薄膜生长面积、缺陷率、电学特性的影响规律，开发4英寸单晶和12英寸低缺陷二维材料薄膜的制备工艺。

执行期限：2025年1月1日至2026年12月31日。

经费额度：定额资助，拟支持不超过1个项目，每项资助额度300万元。

方向2：铪基薄膜极化机制和k值提升研究

研究目标：发展铪基高k介质薄膜的k值和耐久性提升方法，实现铪基高k薄膜0.6V工作电压下k值≥60，铪基铁电薄膜矫顽电场≤0.6MV/cm、0.6V工作电压下2Pr≥20C/cm²。

研究内容：针对铪基高k介质薄膜在DRAM存储中的应用，建立原位热场和原位电场晶体结构检测方法，探索铪基薄膜铁电相和反铁电相转变以及极化翻转过程中的热动力学行为。研究极化电荷动力学行为及其对k值的影响规律，建立晶体结构和极化特性对k值调控的耦合机制。基于物理机制指导和工艺参数调控，发展铪基薄膜矫顽电场和工作电压的调控方法以及k值和耐久性的提升方法，建立k值评估的可靠模型。

执行期限：2025年1月1日至2026年12月31日。

经费额度：定额资助，拟支持不超过1个项目，每项资助额度300万元。

方向3：钙钛矿氧化物高介电常数材料与工艺研究

研究目标：面向高介电常数材料钛酸锶（SrTiO3）在DRAM存储器中的应用前景，揭示SrTiO3薄膜的原子层沉积（ALD）成膜机制，制备基于SrTiO3介质材料和ALD方法的金属-绝缘体-金属（MIM）电容结构，实现等效氧化层厚度≤0.35nm，漏电流≤3×10^-8A/cm²@0.8V，在深宽比为20:1的三维结构表面台阶覆盖率>95%。

研究内容：研究原子层沉积工艺中SrTiO3前驱体在金属电极表面成核的理论和实践方法，探究前驱体分子结构对SrTiO3生长工艺窗口、生长速率和致密性的影响机制，研究元素掺杂、界面工程、退火方式等对薄膜介质和电学特性的影响规律，探究基于SrTiO3高介电常数材料的MIM电容器导电机制，探索SrTiO3基高介电常数材料在高深宽比三维结构表面的填充工艺。

执行期限：2025年1月1日至2026年12月31日。

经费额度：定额资助，拟支持不超过1个项目，每项资助额度100万元。

方向4：基于ALD工艺的铪基铁电材料表征与器件性能提升研究

研究目标：发展铪基铁电薄膜和器件的微观缺陷/结构动态表征方法，实现空间分辨优于80pm的铪基铁电相原子结构动态变化表征，发展铪基铁电薄膜纳米晶结构调控方法，实现薄膜铁电相占比≥90%，剩余极化强度2Pr≥70μC/cm²，极化衰减≤10%@125℃/10小时，循环特性≥10¹⁰@125℃。

研究内容：开发高空间分辨率原位外场表征技术和高能量分辨率谱学技术，研究原子尺度动态ALD工艺铪基铁电薄膜的相/畴/缺陷/界面等对极化特性的影响机制。研究ALD工艺中铪基铁电薄膜的结构织构化方法以及铁电相/取向调控方法，铁电相比例和剩余极化强度提升方法。在原位温度场下研究器件的唤醒/疲劳/印记效应等，研究微观结构下的高温性能退化机制，设计性能优化与可靠性提升策略。

执行期限：2025年1月1日至2026年12月31日。

经费额度：定额资助，拟支持不超过1个项目，每项资助额度100万元。

专题四、面向集成电路的人工智能应用

方向1：面向集成电路前道量检测成像的语义分割大模型研究

研究目标：针对集成电路前道量检测工序对效率和精度的需求，研发基于AI算法的适用于量检测电镜设备（如CD-SEM等）成像的语义分割大模型。与传统基于阈值的图像分割算法相比，实现5-10倍的计算效率提升，5%-10%的分割精度提升。

研究内容：利用集成电路前道量检测电镜图像及相应语义分割图像数据库进行SOTA图像分割大模型的迁移训练调优，开发小数据集条件下的数据扩容算法及主动增量学习算法，构建适用于量检测电镜成像的快速交互式语义分割大模型。

执行期限：2025年1月1日至2026年12月31日。

经费额度：定额资助，拟支持不超过1个项目，每项资助额度100万元。

方向2：面向先进硅基器件的人工智能建模及参数优化研究

研究目标：研究基于机器学习的快速精准建模方法，要求建模时间缩减到<1小时，器件电学特性以及其统计分布精度>95%，实现全自动提取>100个模型参数，模型精度>95%。

研究内容：结合先进硅基器件的电学输出曲线特性，研究多梯度多目标神经网络架构及采样策略，建立适合先进硅基器件的人工智能建模方案。研究人工智能算法在先进硅基器件物理模型参数优化方面的适用性，结合数学优化降维等理论，开发具有泛化性的物理模型建模提参方法，应用于不少于2种先进硅基器件的数据建模。

执行期限：2025年1月1日至2026年12月31日。

经费额度：定额资助，拟支持不超过1个项目，每项资助额度100万元。

方向3：面向导向自组装工艺的大语言模型研究

研究目标：建立大模型高效微调框架，具备接受不同模态输入并执行多种任务的能力，兼容至少一种典型高分子动力学仿真模拟方案。在不少于5个典型工艺场景中完成验证，实现模拟代码生成成功率≥95%，模拟执行与结果输出成功率≥75%。

研究内容：研究基于自然语言、参数问答、手绘草图等形式对嵌段共聚物等关键高分子材料以及引导模板的关键参数进行定义、描述，构建基于大语言模型的智能模拟仿真系统，提高导向自组装工艺仿真模拟的易用性。

执行期限：2025年1月1日至2026年12月31日。

经费额度：定额资助，拟支持不超过1个项目，每项资助额度100万元。

专题五、先进EDA工具

方向1：面向2.5D/3D集成的先进封装材料及器件宽频段、宽温区表征研究

研究目标：研究先进封装材料及器件宽频段、宽温区表征技术，构建先进封装材料及典型结构/器件多物理场数据库，开发面向先进封装的典型器件宽频段、宽温区模型及工艺设计包，提高EDA设计的准确性。实现典型材料介电常数、损耗角与实际值误差小于10%，典型互连线特征阻抗仿真与设计误差小于5%，设计与测试误差小于10%。

研究内容：研究单多模去嵌校准算法和基于电容法、传输线法和谐振腔法等不同材料表征方法及其改进算法的带宽局限性，探索混合去嵌建模和材料宽频段、宽温区表征方法，研究多步去嵌校准算法、剥离算法、时域反射、频域反射等器件特征参数准确提取方法，形成表征技术与建模技术相结合修正EDA器件模型方案。

执行期限：2025年1月1日至2026年12月31日。

经费额度：定额资助，拟支持不超过2个项目，每项资助额度100万元。

方向2：三维集成芯片布局布线EDA算法研究

研究目标：面向三维集成芯片的跨尺度物理设计，研究集成芯片与三维芯片的布局布线方法，实现TSV和凸点布局布线与物理设计自动化算法，优化线长3%以上。

研究内容：围绕三维芯片的物理实现，研究针对三维芯片考虑物理实现的工艺映射与设计划分，研究信号完整性、跨片时序分析驱动的布线方法，形成TSV和凸点布局布线与物理设计自动化算法，实现支持自主2.5D/3D工艺的布局布线EDA算法。

执行期限：2025年1月1日至2026年12月31日。

经费额度：定额资助，拟支持不超过2个项目，每项资助额度100万元。

方向3：面向2.5D+3D集成的电磁-热-应力多物理仿真研究

研究目标：面向2.5D+3D集成的高性能计算芯片，研究其电磁-热-应力多物理仿真方法，实现对105量级的互连线规模、5层以上（含shielding层）金属、芯粒边缘布线密度不小于460IO/mm的快速建模与仿真，仿真结果相比国外成熟EDA软件误差小于5%，计算速度提高50%。

研究内容：研究2.5D+3D集成芯片封装结构中的电磁-热-应力场耦合机制，分析芯粒界面耦合机制对2.5D+3D集成封装性能的影响，开发针对超大规模计算芯片的多物理场仿真工具及系统-工艺协同设计EDA工具。研究2.5D+3D芯片在复杂封装环境中的可靠性分析方法。

执行期限：2025年1月1日至2026年12月31日。

经费额度：定额资助，拟支持不超过2个项目，每项资助额度100万元。

方向4：基于多智能体强化学习的集成电路设计优化研究

研究目标：针对复杂多模块集成电路自动化设计需求，基于多智能体（Multi-agent）强化学习实现多模块电路设计自动化，所设计电路的FOM值与传统优化算法相比提高30%以上，算法效率高于传统算法。

研究内容：针对多模块集成电路设计特点，合理分割子电路模块，研究多智能体强化学习中多个智能体相互作用和子电路优化目标自动设置的方法，研究奖励函数的设置方案和实现算法鲁棒性的方法。在多模块电路原理图的优化设计基础上，进一步开发版图自动设计方法。

执行期限：2025年1月1日至2026年12月31日。

经费额度：定额资助，拟支持不超过1个项目，每项资助额度100万元。

二、申报要求

除满足前述相应条件外，还须遵循以下要求：

1.项目申报单位应当是注册在本市的法人或非法人组织，具有组织项目实施的相应能力。

2.对于申请人在以往市级财政资金或其他机构（如科技部、国家自然科学基金等）资助项目基础上提出的新项目，应明确阐述二者的异同、继承与发展关系。

3.所有申报单位和项目参与人应遵守科研诚信管理要求，项目负责人应承诺所提交材料真实性，申报单位应当对申请人的申请资格负责，并对申请材料的真实性和完整性进行审核，不得提交有涉密内容的项目申请。

4.申报项目若提出回避专家申请的，须在提交项目可行性方案的同时，上传由申报单位出具公函提出回避专家名单与理由。

5.所有申报单位和项目参与人应遵守科技伦理准则。拟开展的科技活动应进行科技伦理风险评估，涉及科技部《科技伦理审查办法（试行）（国科发监〔2023〕167号）第二条所列范围科技活动的，应按要求进行科技伦理审查并提供相应的科技伦理审查批准材料。

6.已作为项目负责人承担市科委科技计划在研项目2项及以上者，不得作为项目负责人申报。

7.项目经费预算编制应当真实、合理，符合市科委科技计划项目经费管理的有关要求。

8.各研究方向同一单位限报1项。

三、申报方式

1.项目申报采用网上申报方式，无需送交纸质材料。申请人通过“中国上海”门户网站（******）--政务服务--点击“上海市财政科技投入信息管理平台”进入申报页面，或者直接通过域名******/进入申报页面：

【初次填写】使用“一网通办”登录（如尚未注册账号，请先转入“一网通办”注册账号页面完成注册），进入申报指南页面，点击相应的指南专题，进行项目申报；

【继续填写】使用“一网通办”登录后，继续该项目的填报。

有关操作可参阅在线帮助。

2.项目网上填报起始时间为2024年9月27日9:00。

四、评审方式

采用第一轮通讯评审、第二轮见面会评审方式。

五、咨询电话

服务热线：******14（座机）、******14（手机） 

本校安排：

请依托本校申报的老师，于10月15日16：00前完成网上申报并提交，逾期后填报项目不予以受理。

联系人：詹伟

联系电话：******

邮箱：******

科技发展研究院

2024年9月20日